DIVIDING METHOD FOR SEMICONDUCTOR BASE

Publication number: JP1225509

Publication date:

1989-09-08

Inventor: Applicant: KATO MASAHIRO SUMITOMO ELECTRIC INDUSTRIES

Classification:

- international:

H01L21/306; B28D5/00; H01L21/301; H01L21/78;

B28D5/00; H01L21/02; H01L21/70; (IPC1-7): B28D5/00;

H01L21/306; H01L21/78

- European:


Application number: JP19880052282 19880304 Priority number(s): JP19880052282 19880304

Report a data error here

Abstract of JP1225509

PURPOSE:To divide a semiconductor wafer with good yield by providing scribing lines cross square from the surface and the rear of a semiconductor base.

CONSTITUTION: Scribing lines are formed along the direction A in which the position of rear side 21b of a semiconductor wafer crosses square with an orientation flat 22. Then, scribing lines 23b are formed on the integrated circuit dividing lines in the direction B in parallel with the orientation flat 22. A roller is rotated on a semiconductor wafer 21 forming scribing lines 23a and 23b, and the semiconductor wafer is broken into respective semiconductor chips by said roller load. In case said dividing method is applied to a semiconductor base having a zincblende type crystal structure, the semiconductor base is scribed in the direction that the etching shape forms regular mesas 17b and 17d or reverse mesas 17a and 17c when the semiconductor base is solution etched.



Data supplied from the esp@cenet database - Worldwide

®日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A)

平1-225509

®Int. Cl. ⁴

識別配号

庁内整理番号

❸公開 平成1年(1989)9月8日

B 28 D 5/00 H 01 L 21/306 21/78 Z-7366-3C C-7342-5F

U-8831-5F

V-8831-5F審査請求 未請求 請求項の数 3 (全5頁)

60発明の名称

半導体基板の分割方法

②特 願 昭63-52282

@出 願 昭63(1988) 3月4日

⑫発 明 者 加 藤

正 裕

神奈川県横浜市栄区田谷町1番地 住友電気工業株式会社

横浜製作所内

勿出 願 人 住友電気工業株式会社

大阪府大阪市東区北浜5丁目15番地

四代 理 人 弁理士 長谷川 芳樹

外3名

FP01-0144-01

,, -02

,, -03

,, -04

,, -05

,, -06

,, -07

TP03-0042

,, -01

,, -02

TP03-0044

TP03-0046

TP03-0050 FP03-005/ FP03-0-78 '07.11.27 ALLOWED

明 却 考

1. 発明の名称

半導体基板の分割方法

2. 特許請求の範囲

1. 半導体 甚板の第 1 の主表面を第 1 の方向にスクライブラインを形成する工程と、

前記半導体基板の主表面とは半導体基板を介して反対の第2の主表面を前記第1の方向に直交する第2の方向にスクライブラインを形成する工程と、

前記第1及び第2の方向に沿って、前記半導体 基板を劈開し分割する工程とを含む半導体基板の 分割方法。

2. 前記半導体装板が閃亜鉛鉱結晶構造を有し、前記第1の主表面がその結晶構造の(100)面であり、前記第1の方向がその方向にパターンを形成し、溶液エッチングした時、そのエッチング断面が顕メサ形状になる請求項1記載の半導体

基板の分割方法。

3. 前記半導体基板が関亜鉛鉱結晶構造を有し、前記第1の主表面がその結晶構造の(100)面であり、前記第1の方向がその方向にパターンを形成し、溶液エッチングした時、そのエッチング断面が逆メサ形状になる請求項1記載の半導体基板の分割方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体基板の分割方法に関し、特に詳細には、劈開を利用した半導体基板の分割方法に関する。

〔従来技術〕

半導体集積回路の作成は、フォトリソグラフィ技術、薄膜生成技術を用いて、半導体基板(ウェーハ)の表面上に多数に集積回路を形成し、その後、個々の半導体チップに分割することにより行われる。ここで半導体ウェーハを個々の半導体チップに分割する方法としては、半導体ウェーハが

(発明の解決しようとする課題)

上記の従来の方法では、半導体ウェーハの集積 回路形成面上に、互いに直交するスクライブラインを形成し劈開しているが、例えば、G a A s (100) 茲板では、この劈開性を利用した分割

向における結晶構造は異なる。そのため、これらの互いに直交する方向に最適なスクライブラインをいれるための条件は異なってしまう。

したがって、それぞれの方向において最適条件の下でスクライブラインを入れるように条件を選ぶと分割工程が複雑になってしまう。更に、この様なスクライブラインに沿って、劈開した場合にも割れ状況もそれぞれの方向で異なる。

また更に、この様に同一平面上に互いに直交する2方向にスクライブラインを入れると、その交 笠部で盛り上がりが生じ、劈開の際、不都合が生 じる。そのため、製品歩留りの低下を招いていた。 【課題を解決するための手段】

この第5図からも判るように、結晶板の上表面には順メサ形状の溝17bと逆メサ形状17aの 満が形成されるが、下表面、すなわち裏面側にも、 同様に順メサ形状の溝17d及び逆メサ形状の溝 17cが形成される。そして、それら表側及び裏 側の同じエッチング形状を育する方向は互いに直 交していることが判る。そこで本件発明者は、半 が可能なスクライブ方向は、GaAs基板を溶液 エッチングしたとき、そのエッチング断面形状が 順メサ及び逆メサ形状となる互いに直交する2方 向に限られる。そして、この互いに直交する2方 向は以下の方法により確認することができる。こ の確認方法を第4図を用いて説明する。この方法 は、まず閃亜鉛鉱型結晶基板14の両面に保護膜 15 a、15 bを形成し(第4図(b))、第4 図(c)に示すようにある所定の方向に仲びる保 護膜の除去パターン16a、16bを形成する。 次に、この保護膜除去パターンを形成した閃亜鉛 鉱型(GaAs)結晶基板14を溶液によるエッ チングをする(筇4図(d))。このエッチング の結果、これらの保護膜パターン16a、16b の方向が劈開可能な方向であれば第5図に示すよ うなエッチング断面形状17a、17b、17c、 17 dが得られる。ここで、このような互いに直 交する方向におけるエッチング形状の違いは結晶 構造に関係している。このエッチング形状の違い から判るように、これらのスクライブラインの方

事体ウェーハの結晶構造より、集積回路形成面の ある所定の方向における結晶の性質と、その集積 回路形成面の裏面側における先の所定の方向に直 角な方向での結晶の性質が同じとなることに着目 し、新規かつ有用な半導体ウェーハの分割方法を 発明した。

本発明の半導体基板の分割方法では、半導体基板の第1の主表面を第1の方向にスクライブラインを入れる工程と、前記半導体基板の主表面を前記とは半導体基板を介して反対の第2の主表面を前記第1の方向に直交する第2の方向にスクライブラインを入れる工程と、前記第1及び第2の方向に沿って、前記半導体基板を劈開し分割する工程とを含むことを特徴とする。

更に、上記分割方法を閃亜鉛鉱型の結品構造を 有する半導体基板に適用する場合には、互いに直 交する所定の方向、すなわち、この半導体基板を 溶液エッチングした際、エッチング形状が順メサ 又は逆メサとなる方向にスクライブすることを特 徴とする。 (作用)

本発明の半導体基板の分割方法では、半導体基板の表面及び裏面より互いに直交するスクライブラインを入れることにより、同一条件のもとでスクライブラインの作成を可能にし、同一条件のもとでの劈開を可能にしている。

〔実施例〕

以下図面を参照しつつ本発明に従う実施例について説明する。

第1 図は本発明に従う G a A s 半導体基板の分割方法の工程を示す。この図に示すように、この分割方法は、半導体ウェーハ上に集積回路を形成工程 1 の終了後、半導体ウェーハの 裏面(集積回路が形成されている面の裏側)に第1のスクライブラインを形成する第2のスクライブ工程 3 と、先に形成する第2のスクライブ工程 3 と、先に形成

次に、第 2 スクライブ工程 3 について第 2 (b) 図を用いて説明する。

した第1及び第2のスクライブに沿って劈開分割する半導体チップ分割工程4とより構成される。

集積回路形成工程1はフォトリソグラフィ技術と薄膜形成技術を利用して行われ、この形成は当業者にはよく知られているので詳細な説明は省略する。

次に、第1スクライブ工程 2 について第 2 (a) 図を用いて説明する。この第 2 (a) 図は、半導体ウェーハの裏面及び断面を示し、半導体ウェーハの裏面側にスクライブラインが形成された状態を示している。

この工程2では、半導体ウェーハ21の表面 - 21 a をステージ台に固定し、次に半導体ウェウ の表面上に形成された集積回路分割ラインの りつっト22に直交する方向Aに沿ってスクライブラインを形成する。そして、この 集積回路形成 面 21 a に 集積回路形成の 際、同時に形成されている。 この 集積回路形成の スクライブライン形成は ダイヤモンドボイント

イプライン23bを形成する。ここで、粘着フィルムに貼付けるのは、次の工程で分割した際、分割された半導体チップがパラバラにならないためである。第2(c)図に両面にスクライブラインが形成された状態の半導体ウェーハの一部分を示す。

次に、半導体チャプエ程4では、このようにスクライブライン23a、23bを形成した半導体ウェーハ21をステージ台より離脱させ、ローラを半導体ウェーハ21上で転がし、このローラ荷重により半導体ウェーハ21を個々の半導体チャプにブレーキングする。

本発明は上記実施例に限定されるものでなく、種々の変形例が考えられ得る。

具体的には、上記実施例では、スクライブラインを形成する数、半導体ウェーハの集積回路形成面の裏面側より行っているが、これとは逆に半導体ウェーハの表面側、すなわち、集積回路が形成されている面から行ってもよい。

また更に、上記実施例では、集積回路形成工程

終了後に、スクライブラインの形成を行っているが、 集積回路形成工程 1 の最終工程で半導体ウェーハの 裏面に 金属等を蒸着する工程がある場合には、 半導体ウェーハの 裏面側からのスクライブライン作成は、この金属蒸費前に行なってもよい。

また更に、上記実施例ではスクライブラインを 形成する際、ダイヤモンドポイントツールを使用 しているが、これに限定されず、例えば、レーザ 光等を利用してスクライブラインを形成してもよい。

また更に、上記実施例では、集積回路が形成された半導体ウェーハの分割について説明してきたが、このような半導体ウェーハに限定されず、種々の結晶基板の分割に適用でき、特に関亜鉛鉱型
結品構造を有する結晶の分割には有用である。
【発明の効果】

本発明の半導体基板の分割方法では、その分割のためのスクライブラインの形成が同じ条件のもとで行うことができるので、スクライブライン形成の条件出しが容易になり、分割工程を簡略化で

程、3… 第 2 スクライブ工程、4 … 半導体チップ 分割工程、2 1 、3 1 … 半導体ウェーハ、 2 1 a … 半導体ウェーハの表面、2 1 b … 半導体 ウェーハの裏面、2 2 … オリエンテーションフラット、2 3 a、2 3 b、3 1 a、3 1 b … スクラ

特許出願人 住友電気工業株式会社 代理人弁理士 長谷川 芳 樹 同 寿 鎬 史 即 きる。


また更に、互いに直交するスクライブラインが 互いに重ならないため、交差による盛り上がり等 の不都合が生じない。

更に、特にこのようなスクライブラインを形成した半導体ウェーハをローラ荷重によりプレーキングする際、互いに直交するスクライブラインに作用する荷重が同一条件で作用するため、劈開条件が同じとなり、歩留りよく半導体ウェーハの分割が可能となる。

4. 図面の簡単な説明

第1図は本発明の工程を示す図、第2(a)図、第2(b)図、第2(c)図は第1及び第2のスクライブ工程における半導体ウェーハの状態を示す図、第3図は、従来例の半導体ウェーハの分割状態を示す図、第4図は結晶の劈開方向を確認する方法を説明する図及び第5図は第4図の方法により確認されたエッチング形状を示す図である。

1 … 集積回路形成工程、2 … 第 1 スクライブエ



本発明の工程 第 | 図

